Akım modlu devrelerin CMOS gerçeklemelerinde, transistörlerin istenmeyen parazitik etkilerinden dolayı devrelerde istenmeyen parazitik empedanslar oluşabilmektedir. Oluşan parazitik empedanslar, sistemin çalışma karakteristiğini değişmesine ve/veya etkilenmesine neden olmaktadır. Parazitik empedansların etkisini azaltabilmek ve sistemi ideal çalışma karakteristiğine yaklaştırabilmek için, devrelerde kullanılan transistörlerin kanal genişlikleri ve kutuplama akımları değiştirilebilir.
Yapılan bu çalışmada, ikinci kuşak akım taşıyıcı devresi üzerindeki parazitik dirençlerin etkilerini azaltabilmek ve terminallere ait bant genişliğini arttırmak için, uygun tasarım parametrelerini tahmin eden bir yapay sinir ağı oluşturulmuştur. Oluşturulan yapay sinir ağı, Elman ağ yapısına sahiptir ve 30 nörona sahip tek gizli katman içermektedir. Yapay sinir ağı eğitilirken 12 farklı eğitim fonksiyonu kullanılmıştır. Eğitimlerde kullanılan veri seti, LTSPICE programı kullanılarak oluşturulmuştur. Veri setinde 9 adet özniteliğe sahip 60 bin veri bulunmaktadır. Verilerin 54 bini eğitimde kullanılırken 6 bin veri test için ayrılmıştır. Yapılan testlerde en ideal sonucu Scaled Conjugate Gradient eğitim algoritması vermiştir. Eğitilen yapay sinir ağının hata oranı, ortalama %4,59 olarak bulunmuştur.
Primary Language | Turkish |
---|---|
Subjects | Electrical Engineering |
Journal Section | Research Articles |
Authors | |
Publication Date | October 26, 2020 |
Published in Issue | Year 2020 Volume: 2 Issue: 2 |